# SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent Number:

JP59154072

Publication date:

1984-09-03

Inventor(s):

NAGAKUBO YOSHIHIDE; others: 01

Applicant(s):

TOSHIBA KK

Requested Patent:

JP59154072

ricquesieu i atent.

Application Number: JP19830028699 19830223

Priority Number(s):

IPC Classification:

H01L29/78; G11C11/40

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To reduce the write voltage and thus contrive that punch through does not occur and further to improve the flatness of the surface by a method wherein both of gate electrodes are placed close to a channel region, and an insulation film is interposed around the first gate electrode buried under the channel region.

CONSTITUTION:The second gate electrode 24 serving as a control gate is provided on the channel region via only the second gate oxide film 25. Since the first gate electrode 18 buried under the channel region is surrounded by the first gate oxide film 20 and a thermal oxide film 16, the expansion of a depletion layer from a drain region 27 can be blocked. The first gate electrode 18 and the N<+> type source and drain regions 26 and 27 are arranged on a sapphire substrate 11 in a horizontal direction, and only the second gate electrode 24 is formed from the upper surfaces of these via the second gate oxide film 25; therefore the element surface becomes flatter.

Data supplied from the esp@cenet database - 12

# THIS PAGE BLANK (USPTO)

### 19 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭59—154072

⑤Int. Cl.³
H 01 L 29/78

G 11 C 11/40

識別記号

101

庁内整理番号 7514-5F 6549-5B **43公開 昭和59年(1984)9月3日** 

発明の数 2 審査請求 未請求

(全 5 頁)

## 知半導体装置及びその製造方法

②特

顧 昭58-28699

22出

願 昭58(1983)2月23日

⑩発 明 者 長久保吉秀

川崎市幸区堀川町72番地東京芝浦電気株式会社堀川町工場内

仰発 明 者 水谷嘉久

川崎市幸区堀川町72番地東京芝 浦電気株式会社堀川町工場内

⑪出 願 人 株式会社東芝

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

明 細 毒

1. 発明の名称

半導体装置及びその製造方法

#### 2. 特許請求の範囲

- (1) 絶縁体上に分割して形成された一導電型の半導体層からなるソース・ドレイン領域と、これらソース・ドレイン領域間に絶縁膜を介して挟まれた第1のゲート電極と、該第1のゲートを線上に形成された半導体膜上に形成された第2のゲート絶縁膜と、該第2のゲート絶縁膜上に形成された第2のゲート絶縁膜と、は半導体成された第2のゲート絶縁膜と、を連れた第2のゲート絶縁膜とに形成された第2のゲートに破したことを特徴とする半導体装置。
- (2) 第1あるいは第2のゲート電極のいずれか一方がフローティングゲートであるととを特徴とする特許請求の範囲第1項記載の半導体装置。
- (3) 絶縁体が絶縁基板あるいは半導体基板上に形成された絶縁膜であることを特徴とする特

許請求の範囲第1項記載の半導体装置。

- (4) 絶縁体上に半導体層を形成する工程とよれて、 を形成するな体に、 でエッチングし、神を形成する工程とは、 でエッチングし、神を形成する工程とは、 でエッチングし、神を形成する工程とは、 でエッチングし、神を形成する工程とは、 でエッチングし、神を形成する工程とは、 でエ程と、前記神内に第1のゲート絶縁膜を形成する工程と、 を形成する工程と、 を形成するよく、 でエ程と、 を形成するようななに が一ト絶縁膜を形成するななに が一ト絶縁膜を形成するななに が一ト絶縁膜を半導体に が一トを がったが がったが
- (5) 第1のゲート電極を、全面に海の幅の地以上の腹厚の第1のゲート電極材料を堆積した後、エッチパック法を用いて該隣の内部に第1のゲート電極材料を残存させることにより形成

することを特徴とする特許請求の範囲第 4 項記 戦の半導体装置の製造方法。

- (6) 半導体層及び半導体膜を CVD 法あるいは エピタキシャル法により形成することを特徴と する特許請求の範囲第 4 項記載の半導体装置の 製造方法。
- (7) 半導体層及び半導体膜の少なくとも一部 にレーザビームあるいは電子ビームを照射する ことを特徴とする特許請求の範囲第6項記憶の 半導体装置の製造方法。

#### 3. 発明の詳細な説明

[ 発明の技術分野]

本発明は半導体装置及びその製造方法に関し、 特に PROM(Programable Read Only Memory)のような記憶機能を有する半導体装置及びその製造 方法に係る。

[発明の技術的背景]

従来の PROMは第1図に示す如く、半導体基板、例えばP型シリコン基板1に互いに低気的に分離して形成された N<sup>+</sup>型ソース・ドレイン領域2,

印加すべき電圧として高電圧を必要とする。

- (ii) 素子が徴細化されてくると、パンチスルーが大きな問題となる。
- (刷 2 つのゲート電極が悲板 1 上で積層状に 形成されるため、表面の平坦性が損なわれ、配 線等の形成に際して、その段差部で段切れを生 じる恐れがある。

#### [発明の目的]

本発明は上記欠点を解消するためになされたものであり、 特き込み電圧を低下させるとともに 案子が 徽細化された場合でもパンチスルーを 防止することができ、 しかも 素子表面の平坦な 半導体 装置 及びそのよう な半導体 装置を 簡便に 製造 し得る方法を提供 しようとするものである。 [発明の概要]

本願第1の発明の半導体装置は、絶縁体上に分割して形成された一導電型の半導体層からなるソース・ドレイン領域間に絶縁膜を介して第1のゲート電極が挟まれ、この第1のゲート電極上に第1のゲート絶縁膜を介して半導体膜か

3と、これらソース・ドレイン領域 2 , 3 間の チャネル領域上に第1のゲート酸化膜 4 を介し て形成された第1のゲート電極(フローティン グゲート) 5 と、この第1のゲート電極 5 上に 第2のゲート酸化膜 6 を介し、積層して形成された第2のゲート電極(コントロールゲート) 7 からなるメモリセル構造を有する。

上述した PROM は第2のゲート電極1に高電圧をかけることによりチャネル領域を反転させてトランジスタを ON し、第1のゲート電極5にキャリアを蓄積させて、このトランジスタの閾値電圧に変動を与え、所定のメモリセルに配憶機能を保持させるものである。

[背景技術の問題点]

上述した従来の PROM には以下のような問題点がある。

(I) 背き込みは、第2のゲート電極(コントロールゲート)7に電圧を印加し、第1のゲート電極5を介してチャネル領域を反転させることにより行なわれるため、第2ゲート電極7に

ちなるチャネル領域が形成され、更にこの半導体膜上に第2のケート絶縁膜を介して第2のケート電極が形成された構造のものである。

こうした構造によれば、第1あるいは第2の かート電極のどちらもチャネル領域に近いので 書き込み電圧を低くすることができ、また、チャネル領域下に埋込まれた第1のケート電極周 囲には絶縁膜があるので、ペンチスルーが起き ず、更に表面の平坦性がよくなる。

また、本願第2の発明の半導体装置の製造方法は、絶縁体上に半導体層を形成し、この半導体層に絶縁体に達する蔣を形成して、この蔣内に露出する半導体層側面に絶縁膜を形成した後、蔣内に第1のゲート電極を形成し、つづいて第1のゲート電極上に第1のゲート絶縁膜、半導体膜からなるチャネル領域を順次形成し、更に、半導体膜上に第2のゲート絶縁膜を介して第2のゲート電極を形成した後、不純物イオン注入を行ない一導電型のソース・ドレイン領域を形成することにより、簡便な工程で本願第1の発明の半導体装置を製造するものである。

#### 〔発明の與施例〕

以下、本発明の実施例を第2図(a)~(h)に示す 製造方法を併記して説明する。

次いで、前記ホトレジストペターンを除去した後、前記選化シリコン膜 1 4 を耐酸化性マスクとして熱酸化を行ない、前記 1 5 内に露出した P型シリコン層 1 2 の側面に約 2000 Åの熱酸化膜 1 6 を形成した。つづいて、全面にケート電極材料である多結晶シリコン膜 1 7 を前

次いで、 CVD 法により全面に厚さ 2000 Åのチャネル領域となる P 型多結晶シリコン膜 2 I を堆積した(同図 (f) 図示)。

次いで、前記P型多結晶シリコン膜21の表面に第2のゲート酸化膜となる熱酸化膜22を形成した後、素子形成予定部上に図示しないで、リコン窒化膜パターンを形成した。つづいて、このシリコン窒化膜パターンを耐酸化性マスクとして選択酸化法により素子分離領域23を形成した後、前記シリコン窒化膜パターンを除去した(同図(g)図示)。

次いで、全面に多結晶シリコン膜を堆積した 後、パターニングして第2のゲート電極(コン アロールゲート)24を形成し、更にこの第2 のゲート電極24をマスクとして前記熱膜 22をエッチングして第2のゲート酸化度25 を形成した。つづいて、前配第2のゲート電極 24をマスクとして例えば砒素をイオン注風した。 な後、熱処理してN<sup>+</sup>型ソース・ドレイン領域 26,27を形成した。つづいて、全面にCVD

次いで、前記多結晶シリコン膜11をエッチ バック法によりほぼその膜厚分だけエッチング 除去し、滞15の内部にのみ多結晶シリコン膜 を残存させ、第1のゲート電極(フローティン グゲート)18を形成した(同図(c)図示)。

次いで、前記窒化シリコン膜 1 4 を耐酸化性マスクとして熱酸化を行ない、第 1 のゲート電極 1 8 の表面に前記熱酸化膜 1 3 よりも厚い、第 1 のゲート酸化膜となる熱酸化膜 1 9 を形成した(同図(d)図示)。

次いで、前記窓化シリコン膜14を除去した後、熱酸化膜13及び第1のゲート電極18表面の熱酸化膜19の一部をエッチバック法により熱酸化膜13の膜厚分エッチング除去して、第1のゲート酸化膜20を形成した(同図(e)図示)。

酸化膜 2 8 を堆積した後、コンタクトホール 2 9 , 2 9 を開孔し、更に全面に AL 膜を蒸着 した後、パターニングして AL 配線 3 0 , 3 1 を形成し、PROM を製造した(同図(h)図示)。

しかして、第 2 図(h) 図示の PROM は以下のような効果を有する。

(I) コントロールゲートとなる第2のゲート電極24が第2のゲート酸化膜25だけを介してチャネル領域上に設けられているので従来のPROMと比較して書き込み電圧が著しく低くなる。なお、第1のゲート電極18をコントロールゲート、第2のゲート電極24をフローティングゲートとして用いても同様な効果を得ることができる。

(ii) チャネル領域下に埋込まれた第1のゲート電極18は第1のゲート酸化膜20及び熱酸化膜16によって囲まれているので、ドレイン領域27からの空芝層の拡がりを阻止でき、ペンチスルーを防止することができるため素子の微細化に有効である。

(ii) 第1のゲート電極18及び N<sup>+</sup> 型ソース・ドレイン領域 2 6 , 2 7 がサファイア 基板 1 1 上で水平方向に並び、これらの上面から上には第 2 のゲート酸化膜 2 5 を介して第 2 のゲート電極 2 4 が形成されているだけであるので、従来の PROM のように半導体基板上に 2 層のゲート電極が 殺居されている構造と比較して、累子表面がより平坦となり、配線形成時の段切れを防止でき、正確なペターン形成が容易である。

また、上記奥施例の方法によれば、上述したような種々の効果を有する PROM を簡便な工程で製造することができる。

なお、上記実施例では第 2 図(f)図示の工程で CVD 法によりチャネル領域となる P 型多結晶シリコン膜 2 1 を堆積したが、これに限らずエピタキシャル法により単結晶シリコン膜を堆積してもよい。

また、ソース・ドレイン領域となるP型シリコン層 1 2 及びチャネル領域となるP型多結晶シリコン 2 1 を全面に堆積した後、レーザビー

#### 4. 図面の簡単な説明

第1図は従来のPROMの断面図、第2図(a)~(h) は本発明の実施例におけるPROMを得るための製 造工程を示す断面図である。

1 1 … サファイア基板、 1 2 … P 型シリコン層、 1 3 , 1 6 , 1 9 , 2 2 … 熱酸化膜、 1 4 … シリコン窒化膜、 1 5 … 游、 1 7 , 2 1 … 多結晶シリコン膜、 1 8 … 第 1 のゲート電極、 2 0 … 第 1 のゲート酸化膜、 2 3 … 素子分離領域、 2 4 … 第 2 のゲート電極、 2 5 … 第 2 のゲート酸化膜、 2 5 … 第 2 のゲート酸化膜、 2 9 … コンタクトン領域、 2 8 … CVD 酸化膜、 2 9 … コンタクト


ムあるいは電子ビーム等のエネルギービームを 照射するととにより、これらの結晶性を改善し てもよく、こうすることにより素子特性を更に 向上することができる。

また、素子分離領域 2 3 は第 2 図(g) 図示の工程で形成したが、第 2 図(a) 図示の工程において最初に形成してもよい。

更に、上記実施例では絶縁体としてサファイア 基板 1 1 を用いた場合について説明したが、他の絶縁 基板でもよく、また、半導体 基板表面 に形成された 絶縁 膜上に 本発明の半導体 装置を形成しても同様の効果を得ることができる。 〔発明の効果〕


以上詳述した如く本発明によれば、費き込み電圧を低下させるとともに素子が微細化された場合でもペンチスルーを防止することができ、しかも素子表面の平坦な半導体装置及びそのような半導体装置を簡便に製造し得る方法を提供できるものである。

第 1 図



出願人代理人 弁理士 鈴 江 武 彦

ホール、30,31 ··· AL 配線。



# THIS PAGE BLANK (USPTO)